注册登录
超低抖动 LVCMOS 扇出缓冲器/电平转换器(具有通用输入)LMK00105 是一款高性能、低噪声 LVCMOS 扇出缓冲器,可通过差分、单端或晶振输入实现五路超低抖动时钟。 LMK00105 支持同步输出使能功能,可确保无毛刺脉冲运行。 这款缓冲器具有超低偏斜、低抖动和高电源抑制比 (PSRR) 等诸多优势,因此非常适合各类网络互连、电信、服务器和存储局域网络互连、RRU LO 基准分布、医疗和测试设备应用。
LMK00334 4 输出 PCIe Gen1/Gen2/Gen3 时钟缓冲器/电平转换器LMK00334 是一款 4 路输出 HCSL 扇出缓冲器,用于高频、低抖动时钟/数据分配和电平转换。 可从两个通用输入或一个晶振输入中选择输入时钟。 所选择的输入时钟被分配到两组 HCSL 输出(每组 2 个)和 1 个 LVCMOS 输出。 LVCMOS 输出具有同步使能输入,在使能或禁用后可实现无短脉冲运行。 LMK00334 由一个 3.3V 内核电源和 3 个独立的 3.3V/2.5V 输出电源供电运行。
LMX2582 高性能、宽带 PLLatinum RF 合成器LMX2582 是一款集成 VCO 的低噪声、宽带射频 (RF) PLL,支持的频率范围为 20MHz 至 5.5GHz。该器件支持分数 N 和整数 N 模式,具有一个 32 位小数分频器,可提供精确频率选择。其积分噪声为 47fs 的噪声(对于 1.8GHz 输出),是理想的低噪声源。该器件融入了一流的 PLL 和 VCO 积分噪声与集成的低压线性稳压器 (LDO),从而无需高性能系统中的多个分立器件。
LMX2592 具有集成 VCO 的宽带频率合成器LMX2592 是一款集成 VCO 的低噪声、宽带射频 (RF) PLL,支持的频率范围为 20MHz 至 9.8GHz。该器件支持分数 N 和整数 N 模式,具有一个 32 位小数分频器,可提供精确频率选择。其积分噪声为 49fs 的噪声(对于 6GHz 输出),是理想的低噪声源。该器件融入了一流的 PLL 和 VCO 积分噪声与集成的低压线性稳压器 (LDO),从而无需高性能系统中的多个分立器件。
3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器The CDCM7005-SP is a high-performance, low phase noise and low skew clock synchronizer that synchronizes a VCXO (voltage controlled crystal oscillator) or VCO (voltage controlled oscillator) frequency to one of the two reference clocks. The programmable pre-divider M and the feedback-dividers N and P give a high flexibility to the frequency ratio of the reference clock to VC(X)O as VC(X)O_IN / PRI_REF = (N × P) / M or VC(X)O_IN / SEC_REF = (N × P) / M.
高性能、低相位噪声、低偏移的时钟同步器(使参考时钟与 VCXO 同步)The CDCM7005 is a high-performance, low phase noise and low skew clock synchronizer that synchronizes a VCXO (voltage controlled crystal oscillator) or VCO (voltage controlled oscillator) frequency to one of the two reference clocks. The programmable pre-divider M and the feedback-dividers N and P give a high flexibility to the frequency ratio of the reference clock to VC(X)O
具有 6 个可编程输出的超低噪声时钟抖动消除器/乘法器LMK04906 是业界最高性能时钟抖动衰减器,此衰减器具有出色的时钟抖动清除、生成和分配的先进性能以满足高性能定时应用的需要。
具有双环 PLL 的 LMK04800 系列低噪声时钟抖动消除器The LMK0480x family is the industry’s highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture is capable of 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.
超低抖动合成器和抖动消除器The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.
Clock GeneratorThe CDCE949 and CDCEL949 are modular PLL-based low cost, high-performance, programmable clock synthesizers, multipliers and dividers. They generate up to 9 output clocks from a single input frequency. Each output can be programmed in-system for any clock frequency up to 230 MHz, using up to four independent configurable PLLs.
诚博娱乐